دانشکده تحصیلات تکمیلی

سمینار برای دریافت درجه کارشناسی ارشد

مهندسی برق – الکترونیک

عنوان:

بررسی جریان نشتی درین القاء شده از گیت (GIDL) و کاهش نشت توان با کنترل GIDL در ترانزیستور MOSFET

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی شود

تکه هایی از متن به عنوان نمونه :

چکیده:
در بسیاری از طرح های با کارآیی بالای جدید، اهمیت نشت توان مصرفی قابل مقایسه با سرعت کلیدزنی است. گزارش شده است 40% یا حتی بیشتر توان مصرفی کل ناشی از نشت ترانزیستورها می باشد. این درصد با مقیاس بندی تکنولوژی افزایش می یابد مگر اینکه تکنیک های موثری برای کنترل نشتی معرفی گردد، هدف از این مطالعه بهینه سازی و طراحی تکنیک های جدید برای کنترل جریان نشتی درین القاء شده از گیت (GIDL) و به دنبال آن کاهش نشت توان است.
مقدمه:
با پیشرفت سریع در فناوری ساخت افزاره های نیمه هادی، چگالی تراشه ها و سرعت آنها افزایش یافته است. کنترل توان مصرفی در افزاره های قابل حمل مسئله ای اساسی است. توان مصرفی بالا طول عمر باتری موجود در این افزاره ها را کاهش می دهد. کاهش توان تلفاتی حتی برای افزاره های غیرقابل حمل، نیز مهم می باشد زیرا افزایش توان تلفاتی

این مطلب را هم بخوانید :

طوفان فکری آنلاین و ویژگی‌های آن

 منجر به افزایش چگالی بسته بندی و هزینه های خنک سازی می شود.

افزاره های الکترونیکی قابل حمل به علت پیچیدگی ساختار، بیش از یک تک تراشه VLSI را به خود اختصاص می دهند. بیشتر توان تلفاتی در یک افزاره الکترونیکی قابل حمل، شامل مولفه های غیر دیجیتال است. تکنیک های موثر برای کاهش توان تلفاتی در چنین سامانه هایی که مربوط به قطع یا کاهش مولفه های نشتی است مدیریت توان دینامیک خوانده می شود. در سامانه های قدیمی ممکن است چندین طرح مدیریت توان دینامیک استفاده شود که یکی کردن آنها کار دشواری است و ممکن است نیاز به تکرار خیلی از طرح ها و اشکال زدایی داشته باشد. توان تلفاتی IC مولفه های مختلفی دارد و به نوع عملکرد مدار وابسته است.